

Chương 9:

MULTICORE COMPUTERS AND SPEEDUP

MULTICORE COMPUTERS

- › **Multicore computer**: máy tính có CPU đa nhân
 - Sự kết hai hoặc nhiều đơn vị vi xử lý (được gọi là **core**) tích hợp và đóng gói trên một miếng silicon duy nhất (được gọi là khuôn).
 - Thông thường, mỗi **core** bao gồm tất cả các thành phần của bộ xử lý độc lập: thanh ghi, ALU, đơn vị điều khiển, bộ đệm lệnh và dữ liệu L1...
 - Các chip đa lõi hiện đại bao gồm thêm bộ đệm L2 và bộ đệm L3 .

Các vấn đề về hiệu suất phần cứng

› **Tăng cường tính song song và độ phức tạp:** những thay đổi về tổ chức trong thiết kế bộ xử lý chủ yếu tập trung vào việc tăng tính song song ở mức thực thi lệnh, để có thể thực hiện được nhiều công việc hơn trong mỗi chu kỳ đồng hồ:

– **Pipelining**

– **Superscalar**

– **Simultaneous multithreading (SMT)**

Các vấn đề về hiệu suất phần cứng

› Tăng cường tính song song và độ phức tạp


- **Pipelining**: Các lệnh riêng lẻ được thực hiện thông qua một đường ống dẫn nhiều giai đoạn: trong khi một lệnh được thực thi trong một giai đoạn của đường ống, thì một lệnh khác được thực hiện trong một giai đoạn khác của đường ống.
- **Superscalar**: Nhiều đường ống được xây dựng bằng cách sao chép tài nguyên thực thi. Điều này cho phép thực hiện song song các lệnh trong các đường ống song song, miễn là tránh được các xung đột.

Các vấn đề về hiệu suất phần cứng


› Tăng cường tính song song và độ phức tạp

- **Simultaneous multithreading (SMT)**: tập thanh ghi được nhân rộng để nhiều luồng có thể chia sẻ việc sử dụng các tài nguyên đường ống.


Các vấn đề về hiệu suất phần cứng



(a) Superscalar



(b) Simultaneous multithreading




(c) Multicore

Các vấn đề về hiệu suất phần cứng

- › Các nhà thiết kế trong nhiều năm đã cố gắng tăng hiệu suất của hệ thống bằng cách tăng thêm độ phức tạp thiết kế.
 - Trong kỹ thuật đường ống (**pipelines**): đường ống ba giai đoạn đơn giản đã được thay thế bằng đường ống với nhiều giai đoạn hơn. Tuy nhiên với nhiều giai đoạn hơn, nhiều kết nối hơn và nhiều tín hiệu điều khiển hơn...
 - Với tổ chức **superscalar**, hiệu suất tăng có thể đạt được bằng cách tăng số lượng đường ống song song. Tuy nhiên, điều này đồng nghĩa với việc cần nhiều yêu cầu chặt chẽ, logic hơn để quản lý các xung đột và sắp xếp các tài nguyên lệnh.
 - **SMT** : sự phức tạp của việc quản lý nhiều luồng trên một tập hợp các đường ống giới hạn số lượng luồng và số lượng đường ống để có thể được sử dụng một cách hiệu quả.


Các vấn đề về hiệu suất phần cứng

- › Sự gia tăng theo cấp số nhân của hiệu suất bộ xử lý Intel trong những năm qua.



Các vấn đề về hiệu suất phần cứng

- › Mức độ ảnh hưởng đến hiệu suất do tăng khai thác song song thực thi lệnh.




Các vấn đề về hiệu suất phần cứng

- › Vấn đề liên quan liên quan đến việc thiết kế và chế tạo chip máy tính:
 - Sự gia tăng độ phức tạp để giải quyết tất cả các vấn đề logic liên quan đến các đường ống rất dài (***very long pipelines***) .
 - Nhiều đường ống siêu vô hướng (**superscalar**) và nhiều ngân hàng thanh ghi SMT (**multiple SMT register banks**) dẫn đến việc tăng số lượng diện tích chip cần sử dụng để phối hợp và chuyển tín hiệu logic. Điều này làm tăng khó khăn trong việc thiết kế, chế tạo và gỡ lỗi chip.


Các vấn đề về hiệu suất phần cứng

- › Để duy trì xu hướng hiệu suất cao hơn khi số lượng bóng bán dẫn trên mỗi con chip tăng lên:
 - Các nhà thiết kế đã sử dụng các thiết kế bộ xử lý phức tạp hơn (đường ống, siêu vô hướng, SMT) và tần số xung nhịp cao.
 - Yêu cầu về tiêu thụ điện năng đã tăng theo cấp số nhân khi mật độ chip và tần số xung nhịp tăng lên.



Các vấn đề về hiệu suất phần cứng

- › Để kiểm soát yêu cầu về năng lượng:
 - Sử dụng nhiều diện tích chip hơn cho bộ nhớ đệm.
 - Các bóng bán dẫn bộ nhớ nhỏ hơn và có mật độ công suất thấp
 - Khi mật độ bóng bán dẫn chip tăng lên, tỷ lệ phần trăm diện tích chip dành cho bộ nhớ đã tăng lên, và hiện chiếm hơn một nửa diện tích chip.



Các vấn đề về hiệu suất phần mềm

› Hiệu năng máy tính (Performance)

- Thời gian cần thiết để thực hiện một chương trình

$$Performance = \frac{1}{CPU\ Execution\ time}$$

$$CPU\ Execution\ time = IC \times CPI \times (Time\ per\ cycles)$$

$$= IC \times CPI \times \left(\frac{1}{Clock\ rate} \right)$$

IC - Số lệnh (Instruction Count) được thực hiện

Clock rate - Tần số đồng hồ xung nhịp hệ thống

CPI - Số chu kỳ cần thiết để thực hiện một lệnh (Clock Cycles per Instruction)

Các vấn đề về hiệu suất phần mềm

› Hiệu năng máy tính (Performance)

- Nhiều loại lệnh khác nhau có số chu kỳ khác nhau, do vậy khi máy tính thực hiện nhiều lệnh khác nhau thì ta có tổng số chu kỳ:

$$N = \sum_{i=1}^K IC_i \times CPI_i$$

- Số CPI trung bình

$$\overline{CPI} = \frac{N}{IC} = \left(\sum_{i=1}^K CPI_i \times \frac{IC_i}{IC} \right)$$

Các vấn đề về hiệu suất phần mềm

- › Một thước đo chung về hiệu suất cho bộ xử lý là tốc độ thực hiện các lệnh và được biểu thị bằng hàng triệu lệnh mỗi giây (MIPS):

$$MIPS = \frac{IC}{CPUExecution\ time \times 10^6} = \frac{IC}{\frac{IC \times CPI}{Clock\ rate} \times 10^6} \quad MIPS = \frac{Clock\ rate}{CPI \times 10^6}$$

- › Một biện pháp đo hiệu suất phổ biến khác chỉ đề cập đến với các lệnh dấu chấm động (floating-point instructions), đây là những điểm chung trong nhiều ứng dụng trong khoa học và game)
 - Floatingpoint performance: số triệu phép toán chấm phẩy động trên giây (MFLOPS):

$$MFLOPS\ rate = \frac{\text{Number of executed floating-point operations in a program}}{Execution\ time \times 10^6}$$

Speed up (Amdahl's law)


- › Các lợi ích hiệu suất tiềm năng của một tổ chức đa lõi phụ thuộc vào khả năng khai thác hiệu quả các tài nguyên song song có sẵn cho ứng dụng.
- › Một chương trình đang chạy trên một bộ xử lý duy nhất có:
 - Tỷ lệ **f** là tỷ lệ phần chương trình có thể chạy song song.
 - Tỷ lệ **$(1-f)$** là tỷ lệ phần chương trình không có tính toán song song.
 - **T** là tổng thời gian thực hiện của chương trình bằng một bộ xử lý.

Speed up (Amdahl's law)


- › Tăng tốc bằng cách sử dụng bộ vi xử lý song song với **N** bộ vi xử lý để khai thác hoàn toàn song song phần song song của chương trình:

$$\begin{aligned}\text{Speedup} &= \frac{\text{time to execute program on a single processor}}{\text{time to execute program on N parallel processors}} \\ &= \frac{T(1 - f) + Tf}{T(1 - f) + \frac{Tf}{N}} = \frac{1}{(1 - f) + \frac{f}{N}}\end{aligned}$$

Speed up (Amdahl's law)





(a) Speedup with 0%, 2%, 5%, and 10% sequential portions



(b) Speedup with overheads


Amdahl's law

- › Khi tỷ lệ f là nhỏ, thì việc sử dụng các vi xử lý song song có hiệu quả ít.
- › Khi N là vô cực (vô cùng lớn) thì sẽ có trả về **hiệu Suất Giảm Dần** (diminishing returns) với việc sử dụng các vi xử lý nhiều hơn




$$\begin{aligned}
 \text{Speedup} &= \frac{\text{time to execute program on a single processor}}{\text{time to execute program on } N \text{ parallel processors}} \\
 &= \frac{T(1-f) + Tf}{T(1-f) + \frac{Tf}{N}} = \frac{1}{(1-f) + \frac{f}{N}}
 \end{aligned}$$


Multicore Organization




(a) Dedicated L1 cache



(b) Dedicated L2 cache




(c) Shared L2 cache



(d) Shared L3 cache

Multicore Organization


- Một tổ chức được tìm thấy trong một số chip máy tính đa lõi trước đó và vẫn được thấy trong các chip nhúng.
- Trong tổ chức này, bộ nhớ đệm trên chip chỉ là bộ đệm L1, với mỗi lõi có bộ nhớ cache L1 chuyên dụng riêng (lệnh và dữ liệu lưu trữ).
- Ví dụ về tổ chức này là ARM11 MPCore (2005) được sử dụng trong các điện thoại thông minh từ Apple, Nokia và các thiết bị khác. Lõi ARM11 ban đầu (ARM1136) được phát hành cho người được cấp phép vào tháng 10 năm 2002.



(a) Dedicated L1 cache

Multicore Organization


- Cũng là một trong các tổ chức không có bộ nhớ đệm trên chip.
- Có đủ diện tích có sẵn trên chip để cho phép sử dụng cache L2.
- Ví dụ về tổ chức này là AMD Opteron (AMD's x86 - April 2003 to present).



(b) Dedicated L2 cache

Multicore Organization


- › Cho thấy sự phân bổ không gian chip tương tự cho bộ nhớ, nhưng với việc sử dụng bộ đệm L2 được chia sẻ chung.
- › Intel Core Duo có tổ chức này (From 2006 to 2011)



(c) Shared L2 cache


Multicore Organization

- › Số lượng bộ nhớ cache có sẵn trên chip tiếp tục tăng,
- › Có một bộ nhớ cache L3 riêng biệt chia sẻ chung, với bộ đệm L1 và L2 chuyên dụng cho mỗi bộ xử lý lõi.
- › Intel Core i7 là một ví dụ của tổ chức này (September 2009)



(d) Shared L3 cache

Intel Core Duo



Intel Core Duo

- › Mỗi lõi có bộ đệm L1 chuyên dụng riêng: mỗi lõi có bộ đệm lệnh 32 kB và bộ đệm dữ liệu 32 kB.
- › Bộ điều khiển nhiệt (**thermal control unit**) được thiết kế để quản lý tản nhiệt chip để tối đa hóa hiệu suất của bộ xử lý trong các hạn chế về nhiệt.
 - Với mật độ bóng bán dẫn cao của chip ngày nay, quản lý nhiệt là một chức năng cơ bản, đặc biệt là đối với máy tính xách tay và hệ thống di động,
 - Quản lý nhiệt cũng cải thiện hệ thống làm mát và tiếng ồn quạt thấp hơn.
 - Mỗi lõi có thể được định nghĩa là một vùng nhiệt độ lập. Nhiệt độ tối đa cho từng vùng nhiệt được báo cáo riêng thông qua các thanh ghi chuyên dụng có thể được thăm dò bằng phần mềm. Nếu nhiệt độ trong lõi vượt quá ngưỡng, bộ điều khiển nhiệt sẽ giảm tốc độ xung nhịp cho lõi đó để giảm sinh nhiệt.

Intel Core Duo

› **Advanced Programmable Interrupt Controller (APIC):**

- Cung cấp các ngắt bộ xử lý, cho phép mọi quá trình ngắt lên một hay bộ xử lý.
- Trong Core Duo, một luồng trong một lõi có thể tạo ra một ngắt, được chấp nhận bởi APIC cục bộ, được chuyển đến APIC của lõi khác và được truyền thông như một ngắt đến lõi khác.
- APIC chấp nhận các ngắt I/O và định tuyến chúng đến lõi thích hợp.
- Mỗi APIC bao gồm một bộ đếm thời gian, có thể được cài đặt bởi hệ điều hành để tạo ra một ngắt đến lõi cục bộ.

Intel Core Duo


› **The power management logic**

- Chịu trách nhiệm giảm tiêu thụ điện năng khi có thể, do đó tăng tuổi thọ pin cho các nền tảng di động, cũng như máy tính xách tay.
- Giám sát các điều kiện nhiệt và hoạt động của CPU, và điều chỉnh mức điện áp và mức tiêu thụ điện năng phù hợp.
- Bao gồm khả năng đo năng lượng tiên tiến cho phép điều khiển logic chỉ bật các hệ thống con bộ xử lý logic riêng lẻ khi cần thiết

Intel Core Duo

- › **L2 cache controller:** Chip Core Duo bao gồm bộ đệm L2 2 MB được chia sẻ dùng chung
 - Cho phép phân bổ không gian bộ đệm linh hoạt dựa trên nhu cầu lõi hiện tại, do đó, một lõi có thể được gán tối đa 100% bộ đệm L2.
 - Hỗ trợ giao thức kết hợp bộ đệm MESI cho bộ đệm L1. Intel Core Duo mở rộng giao thức này để hỗ trợ khi có nhiều chip Core Duo được tổ chức kiểu **SMP**.
 - Cho phép hệ thống phân biệt giữa một tình huống trong đó dữ liệu được chia sẻ bởi hai lõi cục bộ và tình huống dữ liệu được chia sẻ bởi một hoặc nhiều bộ đệm trên khuôn cũng như bởi một tác nhân trên BUS bên ngoài
- › **Bus interface:** Kết nối với bus ngoài, được gọi là Front Side Bus, kết nối với bộ nhớ chính, bộ điều khiển I / O và các chip xử lý khác.

Intel Core i7



Intel Core i7

- › Intel Core i7-990X, được giới thiệu vào tháng 11 năm 2008,
 - Chứa bốn bộ xử lý SMT x86, mỗi bộ có bộ đệm L2 chuyên dụng và với bộ đệm L3 được chia sẻ chung
 - Mỗi lõi có bộ đệm L2 chuyên dụng riêng và bốn lõi chia sẻ bộ đệm L3 12 MB.
 - Bộ nhớ cache hiệu quả hơn nhờ tìm nạp trước (**prefetching**), trong đó phần cứng kiểm tra các mẫu truy cập bộ nhớ và cố gắng điền vào bộ nhớ cache với dữ liệu có khả năng sẽ sớm được yêu cầu.

Intel Core i7

- › Tính theo chu kỳ xung nhịp cho hai hệ thống đa lõi của Intel chạy cùng tần số.
 - Core 2 Quad có bộ đệm L2 được chia sẻ, tương tự như Core Duo.
 - Core i7 cải thiện hiệu năng bộ đệm L2 với việc sử dụng bộ đệm L2 chuyên dụng và cung cấp quyền truy cập tốc độ tương đối cao vào bộ đệm L3.

CPU	Clock Frequency	L1 Cache	L2 Cache	L3 Cache
Core 2 Quad	2.66 GHz	3 cycles	15 cycles	—
Core i7	2.66 GHz	4 cycles	11 cycles	39 cycles

Intel Core i7

- › Chip Core i7-990X hỗ trợ hai hình thức giao tiếp bên ngoài đến các chip khác.
 - **DDR3 memory controller:** mang bộ điều khiển đối với bộ nhớ chính DDR lên chip. Giao diện hỗ trợ ba kênh có chiều rộng 8 byte cho tổng chiều rộng bus là 192 bit, cho tốc độ dữ liệu tổng hợp lên tới 32 GB / s. Với bộ điều khiển bộ nhớ trên chip, Front Side Bus bị loại bỏ.
 - **The QuickPath Interconnect (QPI):**
 - › Một đặc điểm kỹ thuật kết nối điện dựa trên liên kết điểm, liên kết bộ nhớ cache cho bộ xử lý và chipset Intel.
 - › Cho phép kết nối tốc độ cao giữa các chip xử lý được kết nối.
 - › Liên kết QPI hoạt động ở mức 6,4 GT/s (transfers per second). Với tốc độ 16 bit cho mỗi lần truyền, có thể lên đến 12,8 GB/s
 - › Các liên kết QPI liên quan đến các cặp hai chiều chuyên dụng, nên tổng băng thông là 25,6 GB / s.


ARM11 MPCORE

› ARM11 MPCore:

- Là một sản phẩm đa lõi dựa trên họ bộ xử lý ARM11.
- Có thể được cấu hình với tối đa bốn bộ xử lý, mỗi bộ xử lý có bộ nhớ dữ liệu và lệnh L1 riêng cho mỗi chip.

Feature	Range of Options	Default Value
Processors	1 to 4	4
Instruction cache size per processor	16 kB, 32 kB, or 64 kB	32 kB
Data cache size per processor	16 kB, 32 kB, or 64 kB	32 kB
Master ports	1 or 2	2
Width of interrupt bus	0 to 224 by increments of 32 pins	32 pins
Vector floating point (VFP) coprocessor per processor	Included or not	Included

ARM11 MPCORE



ARM11 MPCORE

- › **Distributed interrupt controller (DIC):** Xử lý phát hiện ngắt và ưu tiên ngắt. DIC phân phối các ngắt cho các bộ xử lý riêng lẻ.
- › **Timer:** Mỗi CPU có bộ đếm thời gian riêng có thể tạo ra các ngắt.
- › **Watchdog:** Đưa ra cảnh báo cảnh báo trong trường hợp xảy ra lỗi phần mềm. Nếu Watchdog được bật, nó được đặt thành giá trị định trước và đếm ngược xuống 0. Nó được đặt lại định kỳ. Nếu giá trị watchdog đạt đến 0, một cảnh báo sẽ được đưa ra.
- › **CPU interface:** Xử lý xác nhận ngắt, mặt nạ ngắt và xác nhận hoàn thành ngắt.
- › **CPU:** Một bộ xử lý ARM11. Các CPU riêng lẻ được gọi là các CPU MP11.

ARM11 MPCORE

- › **Vector floating-point (VFP) unit:** Bộ đồng xử lý thực hiện các tính toán dấu phẩy động trong phần cứng
- › **L1 cache:** mỗi CPU có bộ đệm dữ liệu L1 chuyên dụng và bộ đệm lệnh L1 riêng.
- › **Snoop control unit (SCU):** Chịu trách nhiệm duy trì sự gắn kết giữa các bộ đệm dữ liệu L1.


Performance

- › Ví dụ: Thực hiện chương trình dẫn đến việc thực thi của 2 triệu lệnh trên vi xử lý 400 MHz. Chương trình bao gồm 4 loại lệnh lớn:

Instruction Type	CPI	Instruction Mix
Arithmetic and logic	1	60%
Load/store with cache hit	2	18%
Branch	4	12%
Memory reference with cache miss	8	10%

- $\text{CPI} = 0.6 + (2 \times 0.18) + (4 \times 0.12) + (8 \times 0.1) = 2.24$.
- $\text{MIPS rate} = (400 \times 10^6) / (2.24 \times 10^6) = 178$.

Amdahl's law



- Sự tăng tốc của một chương trình sử dụng nhiều bộ xử lý trong tính toán song song bị hạn chế bởi một phần tính toán tuần tự của chương trình.
- Ví dụ nếu **90%** chương trình có thể xử lý song song, tốc độ tối đa khi xử lý song song theo lý thuyết chỉ có thể tăng lên **10** lần theo như biểu đồ, bất kể có sử dụng bao nhiêu bộ xử lý.

Amdahl's law

- › Khi xem xét hiệu năng hệ thống, các nhà thiết kế hệ thống máy tính tìm cách cải thiện hiệu suất bằng cách cải tiến công nghệ hoặc thay đổi thiết kế.
- › Ví dụ:
 - bao gồm việc sử dụng bộ vi xử lý song song, sử dụng cấu trúc bộ nhớ cache và tăng tốc trong thời gian truy cập bộ nhớ và tốc độ truyền vào ra (I/O) do cải tiến công nghệ.
 - Trong tất cả các trường hợp này, điều quan trọng cần lưu ý là tăng tốc ở một khía cạnh của công nghệ hoặc thiết kế không dẫn đến cải thiện tương ứng về hiệu suất.
 - Giới hạn này được thể hiện rõ ràng bởi luật của **Amdahl**.
- › *Định luật Amdahl lần đầu tiên được Gene Amdahl đề xuất (1967) :*
 - *Khả năng tăng tốc tiềm năng của một chương trình sử dụng nhiều bộ vi xử lý so với một bộ xử lý đơn lẻ.*

Amdahl's law

- › Định luật của Amdahl minh họa các vấn đề công nghệ phải đối mặt trong việc phát triển các máy đa lõi với số lõi ngày càng tăng:
 - Phần mềm chạy trên các máy như vậy phải được điều chỉnh theo môi trường thực thi song song cao để khai thác sức mạnh xử lý song song.
- › Luật của Amdahl:
 - Có thể được khái quát hóa để đánh giá bất kỳ thiết kế hoặc cải tiến kỹ thuật nào trong một hệ thống máy tính.
 - Xem xét bất kỳ cải tiến nào cho một tính năng của một hệ thống dẫn đến tốc độ. Tốc độ có thể được biểu thị bằng

$$\text{Speedup} = \frac{\text{Performance after enhancement}}{\text{Performance before enhancement}} = \frac{\text{Execution time before enhancement}}{\text{Execution time after enhancement}}$$

Amdahl's law

› Ví dụ,

- Giả sử rằng một bài toán có các toán tử dấu phẩy động, với 40% thời gian được tiêu thụ bởi các phép toán dấu phẩy động.
- Với thiết kế phần cứng mới, mô-đun dấu chấm động được tăng tốc bởi một hệ số K . Sau đó, tốc độ tổng thể là:

$$\text{Speedup} = \frac{1}{0.6 + \frac{0.4}{K}}$$

- *the maximum speedup is 1.67*

Amdahl's law

- › Ví dụ: Thực hiện chương trình dẫn đến việc thực thi của 2 triệu lệnh trên vi xử lý 400 MHz. Chương trình bao gồm 4 loại lệnh lớn.

Instruction Type	CPI	Instruction Mix
Arithmetic and logic	1	60%
Load/store with cache hit	2	18%
Branch	4	12%
Memory reference with cache miss	8	10%

- CPI = 2.24.
- MIPS rate = 178.

- › Giả sử rằng chương trình có thể được thực hiện trong tám nhiệm vụ song song với số lượng lệnh tương đương được thực hiện trong mỗi tác vụ. Thực thi là trên một hệ thống 8 lõi với mỗi lõi (bộ xử lý) có cùng hiệu suất như bộ xử lý đơn ban đầu được sử dụng.
- › Phối hợp và đồng bộ hóa giữa các bộ phận sẽ bổ sung thêm 25.000 lệnh thực thi cho mỗi nhiệm vụ. Giả sử hỗn hợp lệnh (instruction mix) tương tự như trong ví dụ cho mỗi tác vụ, nhưng tăng chỉ số CPI cho tham chiếu bộ nhớ với bộ nhớ cache có miss (memory reference with cache miss) tăng lên 12 chu kỳ do tranh chấp bộ nhớ.
 - SPEEDUP?

Amdahl's law

› Ví dụ (tiếp):

- Tăng chỉ số CPI cho tham chiếu bộ nhớ với bộ nhớ cache có miss (memory reference with cache miss) lên 12 chu kỳ. Ta có:

Instruction Type	CPI	Instruction Mix
Arithmetic and logic	1	60%
Load/store with cache hit	2	18%
Branch	4	12%
Memory reference with cache miss	12	10%

$$MIPS = \frac{Clock\ rate}{CPI \times 10^6}$$

$$MIPS = \frac{IC}{T \times 10^6}$$

- **CPI_{new}** = 0.6 + (2 x 0.18) + (4 x 0.12) + (12 x 0.1) = 2.64. (CPI tăng lên do tăng thời gian truy cập bộ nhớ).
- **MIPS_{rate_new}** = (400 x 10⁶) / (2.64 x 10⁶) = 152.

Amdahl's law

› Ví dụ (tiếp):

Instruction Type	CPI	Instruction Mix
Arithmetic and logic	1	60%
Load/store with cache hit	2	18%
Branch	4	12%
Memory reference with cache miss	12	10%

$$MIPS = \frac{IC}{T \times 10^6}$$

$$MIPS = \frac{Clock\ rate}{CPI \times 10^6}$$

$$T_1 = \frac{IC}{MIPS \times 10^6} = \frac{2 \times 10^6}{178 \times 10^6} = 11\ ms$$

- Với một vi xử lý: CPI= 2.24, MIPS rate = 178.
- Với đa vi xử lý (8 vi xử lý) : **CPI_new** = 2.64 và **MIPS_rate_new** = 152.
- › Mỗi vi xử lý sẽ thực hiện là 1/8 của 2 triệu lệnh cộng thêm 25 000 lệnh. Vậy thời gian thực thi cho mỗi một vi xử lý là:

$$T_{1/8} = \frac{\frac{2 \times 10^6}{8} + 25000}{152 \times 10^6} = \frac{\frac{2 \times 10^6}{8} + 0.025 \times 10^6}{152 \times 10^6} = 1.81\ ms$$

$$Speedup = \frac{\text{Ex. time before enhancement}}{\text{Ex. time after enhancement}} = \frac{11}{1.81} = 6.1\ times$$

Amdahl's law

- › Một vi xử lý có thời gian truy cập bộ nhớ trung bình là T_2 . Bộ nhớ cache nhỏ hơn được xen kẽ giữa bộ xử lý và bộ nhớ chính có tốc độ truy cập nhanh hơn $T_1 < T_2$ và tỷ lệ cache_hit là H.
 - Đối với bất kỳ truy cập bộ nhớ duy nhất, speedup theo lý thuyết của truy cập một từ trong bộ nhớ cache thay vì trong bộ nhớ chính là:
 - $\text{Speedup} = (\text{time_access_main_memory}) / (\text{time_access_cache}) = T_2 / T_1$
 - Gọi T là thời gian truy cập trung bình.

$$T = H \times T_1 + (1 - H) \times T_2$$

$$\begin{aligned} \text{Speedup} &= \frac{\text{Ex. time before enhancement}}{\text{Ex. time after enhancement}} = \\ &= \frac{T_2}{H \times T_1 + (1 - H) \times T_2} = \frac{1}{H \times \frac{T_1}{T_2} + (1 - H)} \end{aligned}$$

Hết chương 9